3月13日消息 三星電子和臺(tái)積電目前都計(jì)劃開展 3nm 制程工藝研發(fā)。據(jù)外媒 TomsHardware 消息，三星在 IEEE 國(guó)際固態(tài)電路會(huì)議(ISSCC)上，三星工程師分享了即將推出的 3nm GAE MBCFET 芯片的制造細(xì)節(jié)。

　　GAAFET 晶體管(閘極全環(huán)場(chǎng)效晶體管)從構(gòu)造上有兩種形態(tài)，是目前 FinFET 的升級(jí)版。三星表示傳統(tǒng)的 GAAFET 工藝采用三層納米線來(lái)構(gòu)造晶體管，柵極比較薄;而三星 MBCFET 工藝使用納米片構(gòu)造晶體管，三星已經(jīng)為 MBCFET 注冊(cè)了商標(biāo)。三星表示，這兩種方式都可以實(shí)現(xiàn) 3nm，但取決于具體設(shè)計(jì)。

　　第一種 GAAFET 晶體管的想法早在 1988 年便被提出，這項(xiàng)技術(shù)允許設(shè)計(jì)者通過調(diào)整晶體管通道的寬度來(lái)精確控制性能和功耗。較寬的材料便于在大功率下獲得更高的性能;而較薄的材料可以降低功耗，但是性能受影響。

　　據(jù)了解，三星于 2019 年便展現(xiàn)了 3GAE 工藝的原理。三星表示，與 7LPP 技術(shù)相比，3GAE 能夠?qū)崿F(xiàn) 30% 的性能改進(jìn)，功率降低 50%，此外晶體管密度可以提升 80%。

特別提醒：本網(wǎng)內(nèi)容轉(zhuǎn)載自其他媒體，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點(diǎn)。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實(shí)，對(duì)本文以及其中全部或者部分內(nèi)容、文字的真實(shí)性、完整性、及時(shí)性本站不作任何保證或承諾，并請(qǐng)自行核實(shí)相關(guān)內(nèi)容。本站不承擔(dān)此類作品侵權(quán)行為的直接責(zé)任及連帶責(zé)任。如若本網(wǎng)有任何內(nèi)容侵犯您的權(quán)益，請(qǐng)及時(shí)聯(lián)系我們，本站將會(huì)在24小時(shí)內(nèi)處理完畢。