在 2020 架構(gòu)日活動期間，英特爾花幾分鐘時間對未來的某些產(chǎn)品進行了介紹。其中就包括該公司客戶計算部門副總裁兼首席技術(shù)官 Brijesh Tripathi 對 2024 年以后的產(chǎn)品前景進行的展望。據(jù)悉，英特爾將圍繞 7nm+ 制程工藝來打造“Client 2.0”系列小芯片產(chǎn)品。通過一種更優(yōu)化的芯片開發(fā)策略，來交付可實現(xiàn)沉浸式體驗的新方法。

　　盡管小芯片(Chiplet)早已不是什么新鮮事物，但在競爭對手近期大發(fā)力的狀況下、以及隨著制程轉(zhuǎn)入更復雜的開發(fā)節(jié)點，采用新技術(shù)的高性能小芯片或較預期更早地上市。

　　這件事的重點，在于小芯片該如何組裝、以及怎樣的搭配才合理。不過早在 2017 年的技術(shù)制造日活動上，該公司就已經(jīng)更籠統(tǒng)地介紹過相關(guān)內(nèi)容。

　　現(xiàn)在看來，英特爾似乎準備從 7nm 平臺開始實現(xiàn)這一愿景。在 2020 架構(gòu)日活動期間的幻燈片中，Brijesh Tripathi 展示了它與典型芯片設(shè)計(容納所有所需的組件)的對比。

　　通常情況下，英特爾需要耗費 3-4 年的時間，才能完成業(yè)內(nèi)領(lǐng)先的芯片開發(fā)。然而英特爾與合作伙伴都發(fā)現(xiàn)，他們本可以將芯片的推出時間，再縮短幾個數(shù)量級的。

　　與 2017 年展示的幻燈片類似，上圖中間展示的是被劃分成不同模塊的小芯片設(shè)計。假設(shè)它們采用了相同的互連設(shè)計理念，那芯片的基礎(chǔ)組成部分總有一定程度的重用。

　　舉個例子，競爭對手 AMD，就在其客戶端和服務(wù)器產(chǎn)品線上復用了計算芯片的核心部分。對于其它半導體公司來說，這點還是相當值得學習的。

　　展望未來，英特爾也設(shè)想著將每個芯片 IP 拆分成多個小芯片，以使產(chǎn)品配置能夠迎合不同的市場需求，比如輕松引入支持 PCIe 4.0 x16 連接的小芯片。

　　此外內(nèi)存通道控制器、內(nèi)核，媒體 / 人工智能 / 光線追蹤 / 加密 / 圖形運算等加速器模塊，乃至 SRAM 和 L3 / L4 緩存模塊，也都能夠充分利用小芯片的靈活升級、快速組裝和 bug 修復等特性。

　　對于內(nèi)容創(chuàng)作者來說，可能更希望在 CPU 和 GPU 計算性能之間取得良好的平衡。對于游戲玩家來說，圖形性能是他們更為注重的。

　　此外企業(yè)客戶或許對 GPU 要求不高，但 AI 研究將消耗大量算力。甚至桌面和移動版本的芯片，其 I/O 配置上的差異，都可以借助小芯片來輕松組裝和定制實現(xiàn)。

　　與往常一樣，小芯片的實際尺寸和設(shè)計復雜度，需要在多管芯的排列上進行權(quán)衡。此外小芯片的任何通信開銷、以及發(fā)熱控制，都較單一整體的設(shè)計要更高一些(后者的延時也更低)。

　　對于移動設(shè)備來說，多管芯也不是能夠無限堆疊，畢竟 Z 軸上的高度也受到了更嚴格的限制。即便如此，若廠商能夠?qū)��?yōu)勢特性加以正確的利用，成本性能和功能的最佳實現(xiàn)也是相對輕松的。

　　遺憾的是，英特爾并沒有過多地談?wù)撊绾螌⒏鱾�小芯片通過特殊的“膠水”粘合到一起。畢竟其依賴于相對復雜、定制或其它形式的高速互聯(lián)協(xié)議。

　　早些時候，該公司已經(jīng)介紹過其對未來 FPGA 產(chǎn)品的制造理念。雖然 CXL 很有期望，但這意味著每個小芯片都需要配備一套復雜的 CXL / PCIe 控制器，對系統(tǒng)整體的功耗控制也提出了極高的挑戰(zhàn)。

特別提醒：本網(wǎng)內(nèi)容轉(zhuǎn)載自其他媒體，目的在于傳遞更多信息，并不代表本網(wǎng)贊同其觀點。其原創(chuàng)性以及文中陳述文字和內(nèi)容未經(jīng)本站證實，對本文以及其中全部或者部分內(nèi)容、文字的真實性、完整性、及時性本站不作任何保證或承諾，并請自行核實相關(guān)內(nèi)容。本站不承擔此類作品侵權(quán)行為的直接責任及連帶責任。如若本網(wǎng)有任何內(nèi)容侵犯您的權(quán)益，請及時聯(lián)系我們，本站將會在24小時內(nèi)處理完畢。